CIRCUITOS  INTEGRADOS  COM TRANSISTOR MOS
            Rômulo O. Albuquerque

Conceitos Básicos  Transistor como chave  Estrutura física  Operação 

INTRODUÇÃO AOS  CIRCUITOS INTEGRADOS CMOS

Os  circuitos  integrados baseados na tecnologia CMOS (Complementary - Metal - Oxide - Semiconductors) já substituíram os CI's  baseados na tecnologia TTL  em quase 100% dos casos. A principal razão para isso está na grande capacidade de integração que os mesmos possuem (isto é, ocupam pouca área), mas existem outras vantagens entre elas podemos citar a baixa capacidade de  dissipação de potência quando comparados  com os mesmos circuitos  TTL..

Dissipação de Potência

CMOS estáticos  só dissipam potência  quando os transistores estão mudando de estado. Quando a entrada  de  um inversor CMOS é  alta  ou baixa , a  potência  estática dissipada é devido à  correntes de  fuga sendo praticamente zero. Quando comparado com as lógicas NMOS e  bipolar é uma grande vantagem.Porém  quando os transistores estão mudando de estado o circuito dissipará uma certa quantidade de  potência ( potência dinâmica ) , isto é,

P_dinâmica=K.f ( proporcional à potência ).

A potência total dissipada será calculada por :  P_total = P_estática + P_dinâmica

Em  baixas freqüências  ambas as contribuições serão desprezíveis, porém em altas freqüências a potência dissipada  aumenta. A nível de sistema, a potência total de pende  da freqüência de chaveamento e do número de portas  que estão mudando de nível lógico num determinado instante .A Fig01 mostra  um inversor CMOS onde  o transistor de cima é tipo PMOS e o de  baixo tipo NMOS.A Fig02 mostra  o modelo usado quando o transistor é usado como chave.Observe a capacitância  C_L  de  carga que será  definida posteriormente.

Fig01: Inversor CMOS	Fig02: CMOS operando como chave com Ventrada= 0

Transistores CMOS são chaves eletrônicas controladas por tensão. Os dois tipos básicos de  MOS são o MOSFET canal N ( NMOS) e o MOSFET canal P ( PMOS ).

As Fig03 e Fig04  mostram  os  símbolos mais usados. Observe que um MOS tem 4 terminais : Gate (G), Dreno(D), Fonte(S) e Substrato(B).Os símbolos da direita muita vezes são usados  para simplificar.As tensões  que são usadas para controlar o fluxo de corrente através do dispositivo são  V_GS  e V_DS. A tensão de substrato V_SB também afeta o fluxo de cargas.

Fig03: MOS canal N simbologias

Muitas vezes o eletrodo do substrato é omitido por simplicidade, e  para distinguir  entre NMOS e PMOS é usada   o circulo  na porta  para indicar inversão.
Aplicando uma tensão à porta   o transistor conduz. Um NMOS conduz quando é aplicada uma tensão positiva , enquanto um PMOS conduz com uma tensão negativa.

Transistor como Chave ( Topo)

Um transistor MOS pode ser modelado como sendo simplesmente uma chave, como indicado na Fig05. O fechamento ( e  a abertura é controlada pela tensão de gate , V_GS , ).Se associarmos o nível lógico "1" a V_DD e  o nível lógico "0" a  0V , se  no transistor NMOS     V_GS = V_DD então a chave fecha , no transistor PMOS é o contrário , se V_GS =0V a chave fecha.

Fig05: Transistor MOS como chave

A Fig06 mostra como construir um inversor usando dois transistores. A saída deve ser alta quando a entrada for baixa e vice versa. Como podemos verificar a  tensão de entrada ( V_e ) é aplicada  simultaneamente  às duas portas (gate)  dos  transistores. Para que a saída  vá de 0 a  V_DD  o transistor PMOS deve conduzir e isto é obtido fazendo  V_e=0, neste caso a tensão de saída será dada por:

              V_S =V_DD.(1 - e^-t/tP )    onde    ^tP =R_PC_L

Fig06: Inversor CMOS construído com transistor MOS N ( inferior) e transistor MOS P ( superior)

V_s(t) =V_DD.e^-t/tn       tn  = R_n.CL

ESTRUTURA FÍSICA - ( Topo)

A seguir mostraremos  o funcionamento físico de um transistor MOS canal N, o canal P tem um funcionamento análogo, invertendo polaridade e tipo de portador.A Fig07 mostra um corte de um transistor MOS, no qual podemos identificar as  principais partes.

Fig07: Estrutura física de um MOS canal N

O transistor é fabricado em cima de uma base chamada de substrato (no caso de MOS canal N essa região é P). Duas regiões fortemente dopadas   tipo N são criadas no substrato originando o dreno(D) e a fonte (S de source ). Uma camada muito fina  de cerca de 3nm a   20nm de dióxido de silício (que é isolante) ultra puro é criada sobre  a região do substrato entre dreno e fonte.No começo, era depositado sobre esse óxido uma camada de metal (o M de MOS), atualmente  devido a necessidades tecnológicas o material é o silício policristalino.

A Fig08 mostra  o mesmo transistor em 3D  e as duas principais dimensões  do mesmo: Comprimento do canal ( L ) e largura  do canal (W).

Fig08:  Estrutura de um transistor MOS canal N  em 3D

As principais características elétricas  de um transistor MOS são determinadas em função das  suas dimensões ( W e L) e da espessura da camada de óxido em cima do canal. No atual desenvolvimento (estado da arte) o comprimento do canal (L) é da ordem de 0,18mm ( PentiumII ), sendo possível desta forma  colocar 5 milhões   de transistores  num único chip. A diminuição das dimensões faz aparecer novos desafios , como por exemplo o desenvolvimento de novos materiais e  o uso de outros já conhecidos mas que não eram usados devidos  a algumas dificuldades  que agora estão sendo superadas. Por exemplo o cobre já está sendo usada nas linhas de conexão por causa  da sua baixa resistividade e antes não era usado por que não se tinha  desenvolvido uma forma  comercial  de depositar o cobre formando as linhas micrométricas.  Com  o avanço nas velocidades de processamento começaram a aparecer  outras alternativas como por exemplo o transistor SOI (Silicon  On Insulated ), no qual o substrato não é mais  um material  semicondutor, desta forma  não existem mais junções  que originam capacitâncias   parasitas  e que limitam  a máxima freqüência de operação. Existem outros semicondutores como o Arseneto de gálio (AsGa) que tem características  que permite operar em freqüências  mais altas  que o  Si.

O capitulo a seguir  do nosso artigo  entrará mais  em detalhes com relação  a equações, curvas  e aplicações.

Operação ( Topo)

 A seguir mostraremos de forma simplificada  a operação do transistor MOS, sendo que consideraremos  o transistor NMOS ( para o PMOS basta inverter as polaridades das tensões  e os sentidos das correntes ) para exemplificar todas as situações

Fig09: MOS representado como diodos

 Sem a aplicação de tensão no gate o dispositivo se comportará como dois diodos  em série  e em oposição , figura2.4, resultando uma resistência extremamente alta  entre dreno e fonte (da ordem de 10¹²  ).  

Aplicando uma Tensão na Porta  

Com a aplicação de uma tensão na porta , positiva , e maior do que um valor denominado de  tensão de limiar, V_T, (tensão de threshold )  será induzido um  canal condutor ligando a região da fonte com a região do dreno. Quanto maior for o valor de V_GS , acima de V_t, maior será a indução de cargas negativas  no canal  e portanto maior a    condutividade     do   canal, isto é,    a condutividade  do  canal  será proporcional  a ( V_GS – V_t ).  

Se não existir tensão entre dreno e fonte ( V_DS = 0) não existirá  corrente ( I_D = 0 ), figura2.5.

Fig10: Transistor NMOS tipo enriquecimento com V_GS >V_t e V_DS = 0

Se ao mesmo transistor da figura10 for aplicado uma pequena tensão entre dreno e fonte ( V_DS <0,2V) aparecerá uma corrente entre dreno e fonte .Essa corrente será proporcional à tensão V_DS, ou,    I_D = k.V_DS     onde  a  constante de proporcionalidade dependerá  do próprio transistor (dimensões) e da tensão V_GS. Nessa região de operação o transistor se comportará como uma resistência de valor constante, R= 1/K  

Fig11:: Transistor NMOS tipo enriquecimento com V_GS >V_t e V_DS = 0,1V  

Se agora formos aumentando V_DS, a corrente  de dreno aumentará, mas  a extremidade  do canal próxima  ao dreno começa a ficar mais estreita, isso por que a tensão entre  porta e o canal  na extremidade próxima ao dreno diminui. Se V_DS = V_GS – V_T  o canal se fechará totalmente  próximo ao dreno, figura12. Se  a tensão de dreno continuar a aumentar o ponto de estreitamento  se deslocará  no sentido da fonte, figura13.  Com a resistência  tornando-se muito alta  o dispositivo passa aa ter  comportamento de uma fonte de corrente (I_DS começa a ficar constante  .

Figura12: Estrutura MOS com  estreitamento máximo do canal próximo ao dreno V_DS=V_GS - V_T 

Figura13: Estrutura MOS com  estreitamento máximo do canal próximo ao dreno  e diminuição do canal.  V_DS > V_GS - V_T

   Regiões de Operação

Região de Corte

Para V_GS < V_T  I_DS=0 qualquer que seja  o V_DS

Região Triodo

( Topo)

( 1 )

Observar que  se V_DS for pequeno  então a expressão acima  se reduz  a :

( 2 )

O que mostra um comportamento linear da resistência  de dreno ( RD = VDS/IDS) que  na expressão ( 2 ) vale:

1/( uCox(W/L).(VGS -VT)

a seguir na Fig14 as curvas  características  de dreno  e de  transferência de um transistor NMOS de W=100um L=4um  uCox=140uA/V e VT=0,8V

Clique na miniatura para visualizar  a figura

( a )	( b )	( c )
Fig14: Circuito ( a ) para levantar as Curvas Características  de dreno ( b ) e de  transferência ( c ) usando MicroCap6

( Topo)